業績リスト
Last update :
学術論文 国際会議  研究会(査読あり) 研究会(査読なし) その他
学術論文
  1. Yukihide KOHIRA, Atsushi TAKAHASHI
    "Clock Period Minimization Method of Semi-Synchronous Circuits by Delay Insertion"
    IEICE Trans. Fundamentals, Vol.E88-A, No.4, pp.892-898, 2005.

  2. Yukihide KOHIRA, Atsushi TAKAHASHI
    "Gate-Level Register Relocation in Generalized Synchronous Framework for Clock Period Minimization"
    IEICE Trans. Fundamentals, Vol.E90-A, No.4, pp.800-807, 2007.

  3. Yukihide KOHIRA, Atsushi TAKAHASHI
    "A Fast Gate-Level Register Relocation Method for Circuit Size Reduction in General-Synchronous Framework"
    IEICE Trans. Fundamentals, Vol.E91-A, No.10, pp.3030-3037, 2008.

  4. Yosuke TAKAHASHI, Yukihide KOHIRA, Atsushi TAKAHASHI
    "A Fast Clock Scheduling for Peak Power Reduction in LSI"
    IEICE Trans. Fundamentals, Vol.E91-A, No.12, pp.3803-3811, 2008.

  5. Yukihide KOHIRA, Shuhei TANI, Atsushi TAKAHASHI
    "Minimization of Delay Insertion in Clock Period Improvement in General-Synchronous Framework"
    IEICE Trans. Fundamentals, Vol.E92-A, No.4, pp.1106-1114, 2009.

  6. Yukihide KOHIRA, Suguru SUEHIRO, Atsushi TAKAHASHI
    "A Fast Longer Path Algorithm for Routing Grid with Obstacles using Biconnectivity based Length Upper Bound"
    IEICE Trans. Fundamentals, Vol.E92-A, No.12, pp.2971-2978, 2009.

  7. Yoichi TOMIOKA, Yoshiaki KURATA, Yukihide KOHIRA, Atsushi TAKAHASHI
    "MILP-based Efficient Routing Method with Restricted Route Structure for 2-Layer Ball Grid Array Packages"
    IEICE Trans. Fundamentals, Vol.E92-A, No.12, pp.2998-3006, 2009.

  8. Yukihide KOHIRA, Atsushi TAKAHASHI
    "CAFE router: A Fast Connectivity Aware Multiple Nets Routing Algorithm for Routing Grid with Obstacles"
    IEICE Trans. Fundamentals, Vol.E93-A, No.12, pp.2380-2388, 2010.

  9. Kyosuke SHINODA, Yukihide KOHIRA, Atsushi TAKAHASHI
    "Single-Layer Trunk Routing Using Minimal 45-Degree Lines"
    IEICE Trans. Fundamentals, Vol.E94-A, No.12, pp.2510-2518, 2011.

  10. Syota KUWABARA, Yukihide KOHIRA, Yasuhiro TAKASHIMA
    "An Effective Overlap Removable Objective for Analytical Placement"
    IEICE Trans. Fundamentals, Vol.E96-A, No.6, pp.1348-1356, 2013.

  11. Hayato MASHIKO, Yukihide KOHIRA
    "A Tuning Method of Programmable Delay Element with an Ordered Finite Set of Delays for Yield Improvement"
    IEICE Trans. Fundamentals, Vol.E97-A, No.12, pp.2443-2450, 2014.

  12. Yukihide KOHIRA, Atsushi TAKAHASHI
    "2-SAT based Linear Time Optimum Two-Domain Clock Skew Scheduling in General-Synchronous Framework"
    IEICE Trans. Fundamentals, Vol.E97-A, No.12, pp.2459-2466, 2014.

  13. Yukihide KOHIRA, Chikaaki KODAMA, Tomomi MATSUI, Atsushi TAKAHASHI, Shigeki NOJIMA, Satoshi TANAKA
    "Yield-aware mask assignment by positive semidefinite relaxation in triple patterning using cut process"
    J. Micro/Nanolith. MEMS MOEMS 15(2), 021207, 2016. (doi: 10.1117/1.JMM.15.2.021207)

  14. Junki KAWAGUCHI, Hayato MASHIKO, Yukihide KOHIRA
    "Technology Mapping Method using Integer Linear Programming for Low Power Consumption and High Performance in General-Synchronous Framework"
    IEICE Trans. Fundamentals, Vol. E99-A, No. 7, pp.1366-1373, 2016.

  15. 増子 駿,小平 行秀
    "1次元レイアウトにおける制約プログラミングによるCMOS回路の面積最小化手法"
    電子情報通信学会 基礎・境界ソサイエティ 和文論文誌,Vol. J100-A, No. 1, pp.79-91, 2017.
国際会議
  1. Yukihide KOHIRA, Atsushi TAKAHASHI
    "Clock Period Minimization Method of Semi-Synchronous Circuits by Delay Insertion"
    In Proc. IEEE Asia-Pacific Conference on Circuits and Systems 2004 (APCCAS 2004),
    pp.533-536, December 8 2004, (@Tainan Tayih Landis Hotel) 発表者 : 小平行秀.

  2. Yukihide KOHIRA, Atsushi TAKAHASHI
    "Optimal Register Merging Method after Register Relocation in Semi-Synchronous"
    In Proc. The 13th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2006),
    pp.134-140, April 3 2006, (@Nagoya Noyori Conference Hall (Nagoya University)) 発表者 : 小平行秀.

  3. Yukihide KOHIRA, Chikaaki KODAMA, Kunihiro FUJIYOSHI, Atsushi TAKAHASHI
    "Evaluation of 3D-Packing Representations for Scheduling of Dynamically Reconfigurable Systems"
    In Proc. the 2006 IEEE International Symposium on Circuits and Systems (ISCAS 2006),
    pp.4487-4490, May 24 2006, (@Kos International Convention Centre (Greece)) 発表者 : 小平行秀.

  4. Yosuke TAKAHASHI, Yukihide KOHIRA, Atsushi TAKAHASHI
    "A Fast Clock Scheduling for Peak Power Reduction in LSI"
    In Proc. the 17th edition of ACM Great Lakes Symposium on VLSI (GLSVLSI),
    pp.582-587, March 13 2007, (@Hotel La Palma (Stresa-Lago Maggiore, Italy)) 発表者 : 高橋洋介.

  5. Yukihide KOHIRA, Atsushi TAKAHASHI
    "A Fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework"
    In Proc. the 2007 IEEE International Symposium on Circuits and Systems (ISCAS 2007),
    pp.1795-1798, May 29 2007, (@Hilton New Orleans Riverside (New Orleans, USA)) 発表者 : 小平行秀.

  6. Yukihide KOHIRA, Shuhei TANI, Atsushi TAKAHASHI
    "Minimization of Delay Insertion in Clock Period Improvement in General-Synchronous Framework"
    In Proc. the 2008 IEEE Asia-Pacific Conference on Circuits and Systems (APCCAS 2008),
    pp.1680-1683, December 3, 2008, (@Venetian Macao-Resort-Hotel (Macao, China)) 発表者 : 小平行秀.

  7. Yukihide KOHIRA, Suguru SUEHIRO, Atsushi TAKAHASHI
    "A Fast Longer Path Algorithm for Routing Grid with Obstacles using Biconnectivity based Length Upper Bound"
    In Proc. the 14th Asia and South Pacific Design Automation Conference (ASP-DAC 2009),
    pp.600-605, January, 21, 2009, (@Pacifico Yokohama (Yokohama, Japan)) 発表者 : 小平行秀.

  8. Yoshiaki KURATA, Yoichi TOMIKOKA, Yukihide KOHIRA, Atsushi TAKAHASHI
    "A Routing Method based on Nearest Via Assignment for 2-Layer Ball Grid Array Packages"
    In Proc. the 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2009),
    pp.307-312, March 10, 2009, (@Pacific Hotel Okinawa (Okinawa, Japan)) 発表者 : 倉田芳明.

  9. Shun GOKITA, Yukihide KOHIRA, Atsushi TAKAHASHI
    "A Fast Approximation Method of Maximum Operation in Statistical Static Timing Analysis for Achieving Specified Yield"
    In Proc. the 15th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2009),
    pp.358-363, March 10, 2009, (@Pacific Hotel Okinawa (Okinawa, Japan)) 発表者 : 五木田駿.

  10. Yukihide KOHIRA, Atsushi TAKAHASHI
    "CAFE router: A Fast Connectivity Aware Multiple Nets Routing Algorithm for Routing Grid with Obstacles"
    In Proc. the 15th Asia and South Pacific Design Automation Conference (ASP-DAC 2010),
    pp.281-286, January, 20, 2010, (@Taipei International Convention Center (Taipei, Taiwan)) 発表者 : 小平行秀.

  11. Kyosuke SHINODA, Yukihide KOHIRA, Atsushi TAKAHASHI
    "Single-Layer Trunk Routing Using 45-Degree Lines within Critical Areas for PCB Routing"
    In Proc. the 16th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2010),
    pp.278-283, October 19, 2010, (@Grand Formosa Regent Taipei (Taipei, Taiwan)) 発表者 : 篠田享佑.

  12. Yukihide KOHIRA, Atsushi TAKAHASHI
    "An Any-Angle Routing Method using Quasi-Newton Method"
    In Proc. the 17th Asia and South Pacific Design Automation Conference (ASP-DAC 2012),
    pp.145-150, January, 31, 2012, (@Sydney Convention Centre (Sydney, Australia)) 発表者 : 小平行秀.
    ・Best Paper Candidate (Best score in Physical Design)

  13. Syota KUWABARA, Yukihide KOHIRA, Yasuhiro TAKASHIMA
    "An Effective Overlap Removable Objective for Analytical Placement"
    In Proc. the 17th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2012),
    pp.135-140, March 8, 2012, (@B-con Plaza (Beppu, Oita, Japan)) 発表者 : 桑原翔太.

  14. Hayato MASHIKO, Yukihide KOHIRA
    "A Tuning Method of Programmable Delay Element with Two Values for Yield Improvement"
    In Proc. The 18th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2013),
    pp.159-164, October 21, 2013, (@Hotel Sapporo Garden Palace (Sapporo, Hokkaido, Japan)) 発表者 : 増子駿.

  15. Syota KUWABARA, Yukihide KOHIRA, Yasuhiro TAKASHIMA
    "An Acceleration Method by GPGPU for Analytical Placement using Quasi-Newton Method"
    In Proc. the IEEE 10th International Conference on ASIC (ASICON 2013),
    pp.472-475, October 30, 2013, (@Best Western Shenzhen Felicity Hotel (Shenzhen, China)) 発表者 : 桑原翔太.

  16. Yukihide KOHIRA, Atsushi TAKAHASHI
    "2-SAT Based Linear Time Optimum Two-Domain Clock Skew Scheduling"
    In Proc. the 19th Asia and South Pacific Design Automation Conference (ASP-DAC 2014),
    pp.173-178, January 31, 2014, (@International Convention & Exhibition Center (Suntec, Singapore)) 発表者 : 小平行秀.

  17. Yukihide KOHIRA, Yoko YOKOYAMA, Chikaaki KODAMA, Atsushi TAKAHASHI, Shigeki NOJIMA, Satoshi TANAKA
    "Yield-aware decomposition for LELE double patterning"
    In Proc. SPIE 9053 (Design-Process-Technology Co-optimization for Manufacturability VIII),
    90530T, February 27, 2014, (@San Jose Marriott and San Jose Convention Center (San Jose, USA)) 発表者 : 小平行秀.

  18. Yoko YOKOYAMA, Keishi SAKANUSHI, Yukihide KOHIRA, Atsushi TAKAHASHI, Chikaaki KODAMA, Satoshi TANAKA, Shigeki NOJIMA
    "Hotspot fixing with localized layout modification technique for litho-etch-litho-etch double patterning"
    In Proc. SPIE 9053 (Design-Process-Technology Co-optimization for Manufacturability VIII),
    90530V, February 27, 2014, (@San Jose Marriott and San Jose Convention Center (San Jose, USA)) 発表者 : 横山陽子.

  19. Takahiro HONDA, Yukihide KOHIRA
    "An Acceleration for Any-Angle Routing using Quasi-Newton Method on GPGPU"
    In Proc. IEEE 8th International Symposium on Embedded Multicore/Manycore SoCs (MCSoC 2014),
    pp.281-288, September 25, 2014, (@The University of Aizu (Aizu-Wakamatsu, Japan)) 発表者:小平行秀.

  20. Atsushi TAKAHASHI, Ahmed AWAD, Yukihide KOHIRA, Tomomi MATSUI, Chikaaki KODAMA, Shigeki NOJIMA, Satoshi TANAKA
    "[Invited] Multi Patterning Techniques for Manufacturability Enhancement in Optical Lithography"
    In Proc. the 2014 International Conference on Integrated Circuits, Design, and Verification (ICDV 2014),
    pp.117-122, November 15, 2014, (@VNU University of Engineering and Technology (Hanoi, Vietnam)) 発表者:高橋篤司.

  21. Tomomi MATSUI, Yukihide KOHIRA, Chikaaki KODAMA and Atsushi TAKAHASHI
    "Positive Semidefinite Relaxation and Approximation Algorithm for Triple Patterning Lithography"
    In Proc. The 25th International Symposium on Algorithms and Computation (ISAAC 2014), (Algorithms and computation, Lecture Notes in Computer Science, LNCS 8889),
    pp.365-375, December 16, 2014, (@Jeonju Traditional Culture Center (Jeonju, Korea)) 発表者:高橋篤司.

  22. Yukihide KOHIRA, Tomomi MATSUI, Yoko YOKOYAMA, Chikaaki KODAMA, Atsushi TAKAHASHI, Shigeki NOJIMA, Satoshi TANAKA
    "Fast Mask Assignment using Positive Semidefinite Relaxation in LELECUT Triple Patterning Lithography"
    In Proc. the 20th Asia and South Pacific Design Automation Conference (ASP-DAC 2015),
    pp.665-670, January 22, 2015, (@International Conference Hall (Makuhari, Japan)) 発表者 : 小平行秀.

  23. Yukihide KOHIRA, Chikaaki KODAMA, Tomomi MATSUI, Atsushi TAKAHASHI, Shigeki NOJIMA, Satoshi TANAKA
    "Yield-aware mask assignment using positive semidefinite relaxation in LELECUT triple patterning"
    In Proc. SPIE 9427 (Design-Process-Technology Co-optimization for Manufacturability IX),
    94270B, February 25, 2015, (@San Jose Marriott and San Jose Convention Center (San Jose, USA)) 発表者 : 小平行秀.

  24. Junki KAWAGUCHI, Yukihide KOHIRA
    "Technology Mapping Method for Low Power Consumption and High Performance in General-Synchronous Framework"
    In Proc. The 19th Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2015),
    pp.665-670, March 25, 2015, (@Evergreen Resort Hotel (Yilan, Taiwan)) 発表者 : 川口純樹.

  25. Hayato MASHIKO, Yukihide KOHIRA
    "Area Minimization Method for CMOS Circuits Using Constraint Programming in 1D-Layout Style"
    In Proc. 2016 International Symposium on VLSI Design, Automation and Test (2016 VLSI-DAT),
    pp.1-4, April 26, 2016, (doi: 10.1109/VLSI-DAT.2016.7482537) (@Ambassador Hotel (Hsinchu, Taiwan)) 発表者 : 増子駿.

  26. Hayato MASHIKO, Yukihide KOHIRA
    "Yield and Power Improvement Method by Post-Silicon Delay Tuning and Technology Mapping"
    In Proc. 2016 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2016)
    pp.366-369, October 27, 2016, (@Ramada Plaza Jeju Hotel (Jeju, Korea)) 発表者 : 増子駿.

  27. Yukihide KOHIRA, Atsushi TAKAHASHI, Tomomi MATSUI, Chikaaki KODAMA, Shigeki NOJIMA, Satoshi TANAKA
    "Manufacturability-Aware Mask Assignment in Multiple Patterning Lithography"
    In Proc. 2016 IEEE Asia Pacific Conference on Circuits and Systems (APCCAS 2016),
    pp.538-541, October 28, 2016, (@Ramada Plaza Jeju Hotel (Jeju, Korea)) 発表者 : 小平行秀.

  28. Kota MUROI, Yukihide KOHIRA
    "Clustering for Reduction of Power Consumption and Area on Post-Silicon Delay Tuning"
    In Proc. The 7th IEEE International Symposium on Next-Generation Electronics (ISNE 2018)
    pp.???-???, May 7th (7th-9th), 2018, (@National Taipei University of Technology (Taipei, Taiwan)) 発表者 : 室井孝太.
研究会(査読あり)
  1. 小平行秀, 高橋篤司
    "遅延挿入による準同期式回路のクロック周期最小化手法"
    第17回 回路とシステム軽井沢ワークショップ論文集,
    pp.529-534, 2004年4月27日, (@軽井沢プリンスホテル) 発表者 : 小平行秀.

  2. 小平行秀, 児玉親亮, 藤吉邦洋, 高橋篤司
    "計算資源割り当てスケジューリングのための直方体パッキング表現手法の検討"
    第18回 回路とシステム軽井沢ワークショップ論文集,
    pp.211-216, 2005年4月25日, (@軽井沢プリンスホテル) 発表者 : 小平行秀.

  3. Yukihide KOHIRA, Atsushi TAKAHASHI.
    "Optimal Register Merging Method after Register Relocation in Semi-Synchronous Framework"
    電子情報通信学会 総合大会 講演論文集(A-3-4), Vol.A,
    p.68, 2006年3月24日, (@国士舘大学世田谷キャンパス) 発表者 : 小平行秀.

  4. 小平行秀,高橋篤司
    "レジスタの再配置による準同期式回路のクロック周期最小化手法"
    第19回 回路とシステム軽井沢ワークショップ論文集,
    pp.259-264, 2006年4月24日, (@軽井沢プリンスホテル) 発表者 : 小平行秀.

  5. 小平行秀,高橋篤司.
    "一般同期方式向けレジスタ再配置手法の性能評価"
    DAシンポジウム2007論文集, 情報処理学会シンポジウムシリーズ, Vol.2007, No.7,
    pp.193-198, 2007年8月30日, (@遠鉄ホテルエンパイア) 発表者 : 小平行秀.

  6. 橋本浩良,小平行秀,高橋篤司
    "CADツールを用いた一般同期向けクロック木合成法の改良"
    DAシンポジウム2007論文集, 情報処理学会シンポジウムシリーズ, Vol.2007, No.7,
    pp.199-204, 2007年8月30日, (@遠鉄ホテルエンパイア) 発表者 : 高橋篤司.

  7. 小平行秀,末廣傑,高橋篤司
    "障害物を含む領域における連結度を考慮した配線長見積りを用いた最長配線手法"
    第21回 回路とシステム軽井沢ワークショップ論文集,
    pp.569-574, 2008年4月22日, (@軽井沢プリンスホテル) 発表者 : 小平行秀.
    ・第21回 回路とシステム軽井沢ワークショップ奨励賞 C分科会(受賞者:小平)

  8. 小平行秀, 谷修平, 高橋篤司
    "遅延挿入量最小化のためのクロックスケジューリングと遅延挿入手法"
    第21回 回路とシステム軽井沢ワークショップ論文集,
    pp.629-634, 2008年4月22日, (@軽井沢プリンスホテル) 発表者 : 小平行秀.

  9. 五木田駿, 小平行秀, 高橋篤司
    "統計的静的遅延解析における回路の指定歩留まりを達成する最大値見積もり手法"
    DAシンポジウム2008論文集, 情報処理学会シンポジウムシリーズ, Vol.2008, No.7,
    pp.193-198, 2008年8月27日, (@遠鉄ホテルエンパイア) 発表者 : 五木田駿.

  10. 高橋伸嘉,富岡洋一,小平行秀,高橋篤司
    "入力ベクトルの適切な選択によるピーク電力高速見積り手法"
    DAシンポジウム2009論文集, 情報処理学会シンポジウムシリーズ, Vol.2009, No.7,
    pp.13-18, 2009年8月26日, (@ホテルアローレ(石川県加賀温泉)) 発表者 : 高橋伸嘉.

  11. 小平行秀, 高橋篤司
    "障害物を含む1層配線領域のための領域分割によるリバー配線手法"
    電子情報通信学会 ソサイエティ大会 講演論文集(A-3-9), Vol.A,
    pp.58, 2009年9月17日, (@新潟大学) 発表者 : 小平行秀.

  12. 小平行秀,高橋篤司
    "一般同期方式におけるクラスタ分割に基づくクロック木の性能評価"
    電子情報通信学会 ソサイエティ大会 講演論文集(A-3-1), Vol.A,
    p.63, 2010年9月15日, (@大阪府立大学) 発表者 : 小平行秀.

  13. 篠田享佑,小平行秀,高橋篤司
    "単層プリント基板配線のための高混雑度領域特定手法"
    電子情報通信学会 ソサイエティ大会 講演論文集(A-3-4), Vol.A,
    p.66, 2010年9月15日, (@大阪府立大学) 発表者 : 篠田享佑.

  14. 小平行秀,高橋篤司
    "準ニュートン法を用いた自由角度配線手法"
    第24回 回路とシステムワークショップ論文集,
    pp.425-430, 2011年8月2日, (@淡路夢舞台国際会議場) 発表者 : 小平行秀.

  15. 小平行秀,高橋篤司
    "準ニュートン法を用いた自由角度配線のための逐次改善手法価"
    電子情報通信学会 ソサイエティ大会 講演論文集(A-3-20), Vol.A,
    p.94, 2011年9月16日, (@北海道大学) 発表者 : 小平行秀.
    ・電子情報通信学会 平成23年度(第74回) 学術奨励賞(受賞者:小平)

  16. 篠田享佑,小平行秀,高橋篤司
    "単層プリント基板のための各ネットの配線長達成性を考慮した等長配線手法"
    電子情報通信学会 総合大会 講演論文集(A-3-3), Vol.A,
    p.87, 2012年3月21日, (@岡山大学津島キャンパス) 発表者 : 篠田享佑.

  17. 小平行秀,高橋篤司
    "一般同期方式における最適2クラスタ分割手法"
    第25回 回路とシステムワークショップ論文集,
    pp.178-183, 2012年7月30日, (@淡路夢舞台国際会議場) 発表者 : 小平行秀.

  18. Yukihide KOHIRA, Yoko TAKEKAWA, Chikaaki KODAMA, Atsushi TAKAHASHI, Shigeki NOJIMA, Satoshi TANAKA
    "Overlap Area Maximization in Stitch Selection for LELE Double Patterning"
    第26回 回路とシステムワークショップ論文集,
    pp.466-471, 2013年7月30日, (@淡路夢舞台国際会議場) 発表者 : 小平行秀.

  19. 桑原翔太,小平行秀,高島康裕
    "GPGPUによる準ニュートン法を用いた解析的配置の高速化手法の改良"
    電子情報通信学会 ソサイエティ大会 講演論文集(A-3-1), Vol.A,
    p.44, 2013年9月18日, (@福岡工業大学) 発表者 : 桑原翔太.

  20. 森合洋介,中島正光, 保坂隼也, 小平行秀, 齋藤寛
    "センサーネットワークによる積雪量の可視化"
    電子情報通信学会 総合大会 講演論文集(B-18-40), Vol.B,
    p.587, 2015年3月10日, (@立命館大学びわこ・くさつキャンパス) 発表者 : 齋藤寛.

  21. 増子駿,小平行秀
    "SATソルバによるCMOS回路のレイアウト面積最小化手法"
    第28回 回路とシステムワークショップ論文集,
    pp.237-242, 2015年8月4日, (@淡路夢舞台国際会議場) 発表者 : 増子駿.

  22. 増子駿,大場琢也,小平行秀
    "Altera FPGAにおける一般同期式回路の実装フロー"
    電子情報通信学会 総合大会 講演論文集(A-6-1), Vol.A,
    p.75, 2016年3月17日, (@福岡 九州大学伊都キャンパス) 発表者 : 増子駿.

  23. 小平行秀
    "Arduino互換機にDVFSを適用するための一考察"
    電子情報通信学会 ソサイエティ大会 講演論文集(A-6-12), Vol.A,
    p.55, 2017年9月14日, (@東京都市大学世田谷キャンパス) 発表者 : 小平行秀.
研究会(査読なし)
  1. 小平行秀, 児玉親亮, 藤吉邦洋, 高橋篤司
    "動的再構成可能なシステムのための計算資源割り当てスケジューリング手法"
    電子情報通信学会技術報告書, VLD2004-67, Vol.104, No.478,
    pp.37-42, 2004年12月2日, (@北九州国際会議場 デザインガイア) 発表者 : 小平行秀.

  2. 上林英悟, 小平行秀, 高橋篤司
    "準同期方式におけるリタイミングを用いた回路修正手法"
    電子情報通信学会技術報告書, VLD2004-146, Vol.104, No.709,
    pp.55-60, 2005年3月11日, (@那覇 メルパルク沖縄) 発表者 : 上林英悟.

  3. 砂走裕一, 小平行秀, 高橋篤司
    "クラスタ分割を用いたスケジューリング法の効率化"
    電子情報通信学会技術報告書, VLD2005-113, Vol.105, No.644,
    pp.31-36, 2006年3月9日, (@那覇 メルパルク沖縄) 発表者 : 砂走裕一.

  4. 石田勉,小平行秀,高橋篤司
    "負閉路探索手法の性能評価"
    情報処理学会研究報告, 2006-AL-107, Vol.2006, No.71,
    pp.45-50, 2006年7月3日, (@札幌 北海道大学) 発表者 : 石田勉.

  5. Yukihide KOHIRA,Atsushi TAKAHASHI
    "A Fast Register Relocation Method for Circuit Size Reduction in Generalized-Synchronous Framework"
    電子情報通信学会技術報告書, VLD2006-70, Vol.106, No.388,
    pp.33-38, 2006年11月29日, (@北九州国際会議場 デザインガイア) 発表者 : 小平行秀.
    ・平成19年度 情報処理学会CS領域奨励賞(受賞者:小平)
    ・第127回SLDM研究会優秀発表学生賞(受賞者:小平)

  6. 原田陽介,橋本浩良,小平行秀,高橋篤司
    "CADツールを用いた一般同期向けクロック木の一合成法"
    電子情報通信学会技術報告書, VLD2006-127, Vol.106, No.548,
    pp.49-53, 2007年3月8日, (@那覇 メルパルク沖縄) 発表者 : 原田陽介.

  7. 古屋宏基,小平行秀,高橋篤司
    "統計的静的遅延解析による指定良品率を達成する最大遅延値見積もり手法"
    情報処理学会研究報告, 2007-SLDM-130, Vol.2007, No.39,
    pp.75-79, 2007年5月11日, (@京都大学) 発表者 : 古屋宏基.
    第130回SLDM研究会優秀発表学生賞(受賞者:古屋)

  8. 末廣傑,小平行秀,高橋篤司
    "障害物を含む領域における最大配線長見積りに関する考察"
    電子情報通信学会技術報告書, CAS2007-97, Vol.107, No.476,
    pp.19-23, 2008年2月1日, (@沖縄 沖縄県青年会館) 発表者 : 末廣傑.

  9. 石田勉,小平行秀,高橋篤司
    "最短パス木修正アルゴリズムの設計とその性能評価"
    電子情報通信学会技術報告書, CAS2007-98, Vol.107, No.476,
    pp.25-30, 2008年2月1日, (@沖縄 沖縄県青年会館) 発表者 : 石田勉.

  10. 倉田芳明, 富岡洋一, 小平行秀, 高橋篤司
    "最近傍ビア配置に基づく2層BGAパッケージ自動配線手法"
    電子情報通信学会技術報告書(VLD2008-55), Vol.108, No.224,
    pp.49-54, 2008年9月30日, (@金沢商工会議所会館) 発表者 : 倉田芳明.

  11. 小平行秀, 高橋篤司
    "CAFE router: 障害物を含む領域における連結度を考慮した複線配線手法"
    電子情報通信学会技術報告書(VLD2008-72), Vol.108, No.298,
    pp.73-78, 2008年11月17日, (@北九州学術研究都市 デザインガイア) 発表者 : 小平行秀.

  12. 橋本浩良,小平行秀,高橋篤司
    "EDAツールを用いた低コスト一般同期クロックツリー合成手法"
    電子情報通信学会技術報告書(VLD2008-134), Vol.108, No.478,
    pp.47-52, 2009年3月11日, (@沖縄県男女共同参画センター) 発表者 : 橋本浩良.

  13. 谷修平,小平行秀,高橋篤司
    "クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法"
    電子情報通信学会技術報告書(VLD2008-135), Vol.108, No.478,
    pp.53-58, 2009年3月11日, (@沖縄県男女共同参画センター) 発表者 : 谷修平.

  14. 末廣傑,小平行秀,高橋篤司
    "障害物を含む配線領域における並走配線最長化手法"
    電子情報通信学会技術報告書(VLD2008-136), Vol.108, No.478,
    pp.59-64, 2009年3月11日, (@沖縄県男女共同参画センター) 発表者 : 末廣傑.

  15. 井上雅文,富岡洋一,小平行秀,高橋篤司
    "パス長制限付き点集合に対する配線木構成手法"
    電子情報通信学会技術報告書(VLD2009-4), Vol.109, No.34,
    pp.31-36, 2009年5月21日, (@北九州国際会議場) 発表者 : 井上雅文.

  16. 篠田享佑,小平行秀,高橋篤司
    "プリント基板のための45度線による混雑度緩和を利用した配線手法"
    電子情報通信学会技術報告書(VLD2009-23), Vol.109, No.111,
    pp.97-102, 2009年7月2日, (@釧路市生涯学習センター) 発表者 : 篠田享佑.

  17. 小平行秀,高橋篤司
    "1層複線配線問題における幹配線を生成するための壁生成法"
    電子情報通信学会技術報告書(VLD2009-31), Vol.109, No.201,
    pp.13-18, 2009年9月24日, (@大阪大学) 発表者 : 小平行秀.

  18. 高橋伸嘉,富岡洋一,小平行秀,高橋篤司
    "入力ベクトルと回路の内部状態を考慮したピーク電力高速見積もり手法"
    電子情報通信学会技術報告書(VLD2009-115), Vol.109, No.462,
    pp.97-102, 2010年3月11日,(@沖縄県男女共同参画センター) 発表者 : 高橋伸嘉.

  19. 小平行秀,高橋篤司
    "一般同期方式における消費電力を抑えたクロック木構成のためのクラスタ分割法"
    電子情報通信学会技術報告書(VLD2009-119), Vol.109, No.462,
    pp.121-126, 2010年3月11日,(@沖縄県男女共同参画センター) 発表者 : 小平行秀.

  20. 篠田享佑,小平行秀,高橋篤司
    "単層プリント基板配線のための効率的な高混雑度領域特定および45度線による混雑度緩和法"
    電子情報通信学会技術報告書(VLD2010-9), Vol.110, No.36,
    pp.79-84, 2010年5月20日,(@北九州国際会議場) 発表者 : 篠田享佑.

  21. 小平行秀,高橋篤司
    "[招待講演]PCB配線設計のための一層複線指定長配線手法"
    電子情報通信学会技術報告書(VLD2010-47), Vol.110, No.210,
    pp.31-36, 2010年9月27日,(@京都工芸繊維大学) 発表者 : 小平行秀.

  22. 桑原翔太,小平行秀,高島康裕
    "解析的配置のための効果的な重なり除去手法"
    電子情報通信学会技術報告書(VLD2011-2), Vol.111, No.40,
    pp.7-12, 2011年5月18日,(@北九州国際会議場) 発表者 : 桑原翔太.

  23. 古山祥平,小平行秀
    "単線最長配線手法を用いた一層複線指定長配線手法"
    電子情報通信学会技術報告書(VLD2011-131), Vol.111, No.450,
    pp.67-72, 2012年3月6日,(@ビーコンプラザ(別府市)) 発表者 : 古山祥平.

  24. 増子駿,小平行秀
    "歩留まり改善のための2つの遅延値に調整可能な遅延素子に対する遅延調整手法"
    電子情報通信学会技術報告書(VLD2012-69), Vol.112, No.320,
    pp.57-62, 2012年11月26日,(@九州大学(福岡市) デザインガイア) 発表者 : 増子駿.

  25. 小平行秀,高島康裕
    "GPGPUによる準ニュートン法を用いた解析的配置の高速化手法"
    電子情報通信学会技術報告書(VLD2012-74), Vol.112, No.320,
    pp.87-92, 2012年11月27日,(@九州大学(福岡市) デザインガイア) 発表者 : 小平行秀.

  26. 山崎浩治,小平行秀
    "接続性を考慮した完全並走配線最長化手法"
    電子情報通信学会技術報告書(VLD2013-3), Vol.113, No.30,
    pp.13-18, 2013年5月16日,(@北九州国際会議場) 発表者 : 小平行秀.

  27. 川口純樹,小平行秀
    "一般同期方式における低電力化のためのテクノロジーマッピング"
    平成25年度 電気関係学会 東北支部連合大会(1C05)
    2013年8月22日,(@会津大学) 発表者 : 川口純樹.

  28. Hayato MASHIKO, Yukihide KOHIRA
    "A Tuning Method of Programmable Delay Element with an Ordered Finite Set of Delay Values for Yield Improvement"
    電子情報通信学会技術報告書(VLD2013-99), Vol.113, No.320,
    pp.275-280, 2013年11月29日,(@鹿児島県文化センター(鹿児島市) デザインガイア) 発表者 : 増子駿.

  29. 宮辺祐太郎,高橋篤司,松井知己,小平行秀,横山陽子
    "ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法"
    電子情報通信学会技術研究報告(VLD2013-149), Vol.113, No.454,
    pp.87-92, 2014年3月4日, (@沖縄 沖縄県青年会館) 発表者 : 宮辺祐太郎.

  30. 増井達哉,小平行秀
    "マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装"
    電子情報通信学会技術研究報告(VLD2013-167), Vol.113, No.454,
    pp.183-188, 2014年3月4日, (@沖縄 沖縄県青年会館) 発表者 : 増井達哉.

  31. 小平行秀,松井知己,横山陽子,児玉親亮,高橋篤司,野嶋茂樹,田中聡
    "半正定値緩和法を用いたLELECUTトリプルパターニングのためのレイアウト分割手法"
    電子情報通信学会技術研究報告(VLD2014-6), Vol.114, No.59,
    pp.27-32, 2014年5月29日, (@北九州国際会議場) 発表者 : 小平行秀.

  32. 保坂隼也,森合洋介,中島正光,小平行秀,齋藤寛
    "Arduinoを用いた積雪量を計測するセンサーネットワークの構築"
    電子情報通信学会技術研究報告(ASN2014-45), Vol.114, No.166,
    pp.31-36, 2014年7月31日, (@京都テルサ) 発表者 : 齋藤寛.

  33. 川口純樹, 小平行秀
    "一般同期方式における低電力化と高速化を実現するためのテクノロジーマッピング手法"
    電子情報通信学会技術報告書(VLD2014-83), Vol.114, No.328,
    pp.87-92, 2014年11月26日,(@ビーコンプラザ(別府市) デザインガイア) 発表者 : 川口純樹.

  34. 増子駿,小平行秀
    "SATソルバと焼きなまし法によるMOS回路の1次元レイアウトの面積最小化手法"
    電子情報通信学会技術研究報告(VLD2014-158), Vol.114, No.476,
    pp.31-36, 2015年3月2日, (@沖縄 沖縄県青年会館) 発表者 : 増子駿.

  35. 増子駿,小平行秀
    "CMOS回路の1次元レイアウト面積最小化問題に対する高速化のためのSATへの定式化 "
    電子情報通信学会技術研究報告(VLD2015-51), Vol.115, No.338,
    pp.81-86, 2015年12月2日, (@長崎 長崎県勤労福祉会館) 発表者 : 増子駿.

  36. 増子駿,大場琢也,小平行秀
    "Altera FPGAのための一般同期方式における部分変更機能による高速化手法"
    電子情報通信学会技術研究報告(VLD2015-137), Vol.115, No.465,
    pp.149-154, 2016年3月2日, (@沖縄 沖縄県青年会館) 発表者 : 増子駿.

  37. 寺田万理,増子駿,小平行秀
    "Xilinx FPGAのためのRTL記述からの一般同期式回路の実装フロー"
    電子情報通信学会技術研究報告(VLD2016-48), Vol.116, No.330,
    pp.25-30, 2016年11月28日, (@立命館大学 大阪いばらきキャンパス) 発表者 : 寺田万理.

  38. 増子駿,小平行秀
    "歩留まり改善を考慮した電力削減のための製造後遅延調整手法"
    電子情報通信学会技術研究報告(VLD2016-104), Vol.116, No.478,
    pp.13-18, 2017年3月1日, (@沖縄 沖縄県青年会館) 発表者 : 増子駿.

  39. 室井孝太,小平行秀
    "製造後遅延調整における面積削減のための遅延調整素子"
    平成29年度 電気関係学会 東北支部連合大会(1G01)
    2017年8月24日,(@弘前大学) 発表者 : 室井孝太.

  40. 室井孝太,小平行秀
    "製造後遅延調整における面積と消費電力の削減ためのクラスタリング手法"
    電子情報通信学会技術研究報告(VLD2017-107), Vol.117, No.455,
    pp.109-114, 2018年3月1日, (@沖縄 沖縄県青年会館) 発表者 : 室井孝太.

  41. 東梨奈,小平行秀
    "Pixel-based OPC using Quadratic Programming for Mask Optimization"
    電子情報通信学会技術研究報告(VLD2018-3), Vol.118, No.29,
    pp.31-36, 2018年5月16日, (@北九州国際会議場) 発表者 : 東梨奈.
    VLD研究会 学生優秀英論文執筆賞(受賞者:東)

  42. 干場樹,小平行秀
    "機械学習を用いた配線長予測による解析的配置手法の高速化"
    電子情報通信学会技術研究報告(VLD2018-17), Vol.118, No.83,
    pp.75-80, 2018年6月14日, (@北海道大学(札幌市) フロンティア応用科学研究棟) 発表者 : 干場樹.

  43. 東梨奈,小平行秀,松井知己,高橋篤司,児玉親亮,野嶋茂樹
    "0-1二次計画法によるプロセスばらつきを考慮したモデルベースマスク補正手法"
    電子情報通信学会技術研究報告(VLD2018-70), Vol.118, No.334,
    pp.209-214, 2018年12月7日, (@サテライトキャンパスひろしま(広島市)) 発表者 : 東梨奈.
    デザインガイア 学生ポスター賞(受賞者:東)
その他
  1. Yoko TAKEKAWA, Chikaaki KODAMA, Atsushi TAKAHASHI, Yukihide KOHIRA, Satoshi TANAKA, Keishi SAKANUSHI, Jiro HIGUCHI, Shigeki NOJIMA
    "A Study of Robust Stitch Design for Litho-Etch-Litho-Etch Double Patterning"
    Design for Manufacturability and Yield 2013 (DFM&Y2013),
    June 3, 2013, (@Austin Convention Center(Austin, USA)) 発表者 : 竹川陽子.

  2. Yukihide KOHIRA, Yoko TAKEKAWA, Chikaaki KODAMA, Atsushi TAKAHASHI, Shigeki NOJIMA, Satoshi TANAKA
    "Minimum Cost Stitch Selection in LELE Double Patterning"
    Design for Manufacturability and Yield 2013 (DFM&Y2013),
    June 3, 2013, (@Austin Convention Center(Austin, USA)) 発表者 : 小平行秀.

  3. Tomomi MATSUI, Yukihide KOHIRA, Chikaaki KODAMA, Atsushi TAKAHASHI
    "Positive Semidefinite Relaxation and Approximation Algorithm for Triple Patterning Lithography"
    Design Automation Conference 2014 (DAC 2014),
    Work-in-Progress Poster Session 300.20, poster, June 4, 2014, (@Moscone Center (San Francisco, USA)) 発表者 : 松井知己.

  4. Tomomi MATSUI, Yukihide KOHIRA, Chikaaki KODAMA, Atsushi TAKAHASHI
    "Density Balanced Layout Decomposition for Multiple Patterning Lithography by Positive Smidefinite Relaxation with Liner Objective Function"
    Design Automation Conference 2014 (DAC 2014),
    Work-in-Progress Poster Session 300.114, poster, June 4, 2014, (@Moscone Center (San Francisco, USA)) 発表者 :松井知己.

  5. Yukihide KOHIRA, Tomomi MATSUI, Yoko YOKOYAMA, Chikaaki KODAMA, Atsushi TAKAHASHI, Shigeki NOJIMA, Satoshi TANAKA
    "LELECUT Triple Patterning Lithography Layout Decomposition using Positive Semidefinite Relaxation"
    Design Automation Conference 2014 (DAC 2014),
    Work-in-Progress Poster Session 300.135, poster, June 4, 2014, (@Moscone Center (San Francisco, USA)) 発表者 : 小平行秀.

  6. 小平行秀,横山陽子,児玉親亮,高橋篤司,野嶋茂樹,田中聡
    "LELEダブルパターニングのための歩留まりを考慮した高速マスク割り当て手法"
    次世代リソグラフィワークショップ (NGL2014),
    pp.41-42, 2014年7月17日, ポスター, (@東京工業大学 蔵前会館) 発表者 : 小平行秀.

  7. 川口純樹,増子駿,本多孝広,小平行秀
    "接続性を考慮したナンバーリンクソルバ"
    DAシンポジウム2014アルゴリズムデザインコンテスト,
    2014年8月28日,コンテスト,(@水明館(岐阜県下呂市)).

  8. Hayato Mashiko
    "A Tuning Method of Programmable Delay Element with an Ordered Finite Set of Delays for Yield Improvement"
    SIGDA Student Research Forum at ASP-DAC 2015,
    2015年1月20日,(@幕張メッセ(千葉市)) 発表者 : 増子駿.

  9. 小平行秀,齋藤寛
    "オープンソースハードウェアとセンサーネットワークによる除雪支援システムの研究開発"
    会津産業ネットワークフォーラム,
    2015年3月10日,(@三菱伸銅(株)会津若松製作所(福島県会津若松市)) 発表者 : 小平行秀.

  10. Kota Muroi
    "Clustering for Reduction of Power Consumption and Area on Post-Silicon Delay Tuning"
    SIGDA Student Research Forum at ASP-DAC 2019,
    2019年1月22日,(@日本科学未来館(東京都お台場)) 発表者 : 室井孝太.